Βιβλιοθήκες γραμμένες σε Verilog
axis_udp
Αυτό το αποθετήριο περιέχει απλή υλοποίηση στοίβας UDP/IP με διεπαφή AXI-Stream 64-bit. Τα αιτήματα ICMP και ARP υποστηρίζονται εν μέρει. Το έργο δοκιμάστηκε σε Xilinx 7-series FPGA με 10G Ethernet MAC IP-core.
- 12
- MIT
gowin_flipflop_drainer
Μια δοκιμαστική περίπτωση για δοκιμές ακραίων καταστάσεων Tang Nano 4K και 9K και Primer 20K (Gowin FPGAs).
- 11
ULX3S_FPGA_Camera_Streaming
Αρχεία σχεδίασης Verilog και αρχείο Icestudio για ροή της κάμερας OV7670 με χρήση πλακέτας ULX3S FPGA.
- 10
- MIT
FPGA_Asynchronous_FIFO
Υλοποίηση FIFO με διαφορετικούς τομείς ρολογιού για ανάγνωση και εγγραφή..
- 9
- MIT
ULX3S_FPGA_Sobel_Edge_Detection_OV7670
Αρχεία σχεδίασης Verilog και αρχείο Icestudio για ανίχνευση άκρων Sobel με κάμερα OV7670 με χρήση πλακέτας ULX3S FPGA.
- 8
- MIT
dbus_ti_link_uart_verilog
Υλοποίηση Verilog dbus (TI transfer bus) και γέφυρα στο UART. Σύνδεσμος υψηλής απόδοσης με αριθμομηχανές TI όπως το TI-89..
- 8
- MIT
USBKeyboard
Το Interfaz κατευθύνει τη σύνδεση USB και το Verilog με τον έλεγχο των LED για την τεχνολογία και τη μετατροπή σε PS/2..
- 8
HDMI_testikuva
Sipeed Tang Nano 4K FPGA υλοποίηση της εικόνας στατικού συντονισμού που έβλεπα στην τηλεόραση ως παιδί..
- 6
clash-pong
Pong στο Haskell / Clash, που εκτελείται ως λογισμικό με χρήση SDL και ως υλικό που στοχεύει FPGA.
- 6
- MIT